十多年来，剑桥大学的研究人员一直在开发能力硬件增强 RISC 指令 (CHERI) 架构模型。今天，Arm宣布推出首款将基于 Arm 的 SoC 与 CHERI 架构集成的硬件，这是其为期五年的 Morello 计划的一个重要里程碑。硬件正在走向微软和谷歌等利益相关者。Arm 与剑桥研究人员密切合作，准备了一个支持 64 位 Armv8-A 的 SBC，以允许测试其声称的“显着改进”的硬件增强设备安全性。

很难否认需要在设备安全方面付出更多努力，因为许多重大的突破性技术新闻报道都涉及黑客、违规和某种形式的数字盗窃。公告的介绍段落可以给你一些安慰，剑桥大学和 Arm 的大脑一直在仔细规划一个新架构，以部署在基于 Arm 的 SoC 中，以关上可能让黑客进入的大门，特别是有一个视图到内存访问。根据微软和谷歌的研究，通过补丁解决的漏洞中，超过三分之二涉及内存安全问题。

Morello 计划的核心是基于 Arm 的 SoC 和演示板，它们将通过 UKRI 数字安全设计 (DSbD) 计划发布给微软和谷歌等合作伙伴以及行业和学术界感兴趣的合作伙伴。Innovate UK 将在 1 月 25 日的发布网络研讨会上发布有关这些板分布的更多信息。

Arm 今天的另一篇博客文章深入探讨了 Morello 技术演示器背后的技术。据透露，原型架构是Armv8.2a 64位的扩展。由于 CHERI，这种经过调整的架构允许细粒度的内存保护和高度可扩展的软件划分。

Morello 的 SoC 基于基于 TMSC N7 的 Arm Neoverse N1 双集群四核设计。Arm 表示，它实现了 CHERI 集成目标以满足自己的时间表，并且在优化功率和性能方面还可以做更多的工作，但很高兴里程碑式的硬件能够在 2.5GHz 下运行，以便进行演示。许多 Neoverse 功能保留，例如 SCP(系统控制处理器)、MCP(可管理性控制处理器)、Mali GPU、Mali DPU 等。

免责声明： 本文由用户上传，如有侵权请联系删除！

标签：